Nec PA703UL [178/195] 5 схема расположения выводов и имена сигналов основных разъемов

Превью страниц Страница 178 / 195
Nec PA703UL [178/195] 5 схема расположения выводов и имена сигналов основных разъемов
162
8. Приложение
Схема расположения выводов и имена сигналов основных
разъемов
COMPUTER IN/компонентный входной разъем (15-штыревой миниатюрный разъем типа D)
Подключение и уровень сигнала каждого вывода
51423
10
11 12 13 14 15
6978
Уровень сигнала
Видеосигнал: 0,7 Vp-p (аналоговый)
Сигнал синхронизации: Уровень TTL
№ вывода Сигнал RGB (аналоговый) Сигнал YCbCr
1 Красный Cr
2 Зеленый или Синхрон. по зелен. Y
3 Синий Cb
4 Заземление
5 Заземление
6 Заземление красного сигнала Заземление сигнала
Cr
7 Заземление зеленого сигнала Заземление сигнала Y
8 Заземление синего сигнала Заземление сигнала
Cb
9 Нет соединения
10 Заземление синхросигнала
11 Нет соединения
12 Двунаправленная шина DATA (SDA)
13 Строчный синхроимпульс или композит-
ный синхроимпульс
14 Вертикальный синхроимпульс
15 Тактовый сигнал данных
Разъем HDMI 1 IN/HDMI 2 IN (тип A)
135791113151719
246810 12 14 16 18
№ вывода Сигнал № вывода Сигнал
1 Данные TMDS 2+ 11 Экран синхроимпульса
TMDS
2 Экран TMDS Data 2 12 Тактовый сигнал TMDS−
3 Данные TMDS 2− 13 СЕС
4 Данные TMDS 1+ 14 Отсоединение
5 Экран TMDS Data 1 15 SCL
6 Данные TMDS 1− 16 SDA
7 Данные TMDS 0+ 17 Заземление DDC/CEC
8 Экран TMDS Data 0 18 Электропитание +5 В
9 Данные TMDS 0− 19 Обнаружение горячей
вилки
10 Тактовый сигнал TMDS +
Разъем DisplayPort IN
135791113151719
246810 12 14 16 18 20
№ вывода Сигнал № вывода Сигнал
1 Главный link lane 3− 11 Заземление 0
2 Заземление 3 12 Главный link lane 0+
3 Главный link lane 3+ 13 Конфигурация 1
4 Главный link lane 2− 14 Конфигурация 2
5 Заземление 2 15 Дополнительный канал +
6 Главный link lane 2+ 16 Заземление 4
7 Главный link lane 1− 17 Дополнительный канал −
8 Заземление 1 18 Обнаружение горячей
вилки
9 Главный link lane 1+ 19 Возврат
10 Главный link lane 0− 20 Электропитание +3,3 В

Содержание

733