MSI G43TM-E51 V1.1(FOR EUP) [110/148] Carte mère ms 7609

MSI G43TM-E51 V1.1(FOR EUP) [110/148] Carte mère ms 7609
Fr-32
Carte mère MS-7609
DRAM Tmng Mode
Le chox de décson s le DRAM tmng est contrôlé par le SPD (Seral Presence
Detect) EEPROM sur le module DRAM. La mse en [Auto By SPD] actve le DRAM
tmngs et les artcles relatfs suvants d'être détermné par le BIOS basé sur la
con󰘰guraton sur le SPD. La mse en [Manual] vous permet de con󰘰gurer le DRAM
tmngs et les artcles relatfs suvants manuellement.
CAS Latency (CL)
Lorsque le DRAM Tmng Mode est ms en [Manual], ce domane est ajustable. Il
contrôle le latence CAS, qu détermne le retard du tmng (en cycle d’horloge) avant
que le SDRAM commence un ordre de lecture après l’avor reçu.
tRCD
Lorsque le DRAM Tmng Mode est ms en [Manual], ce domane est ajustable.
Quand le DRAM est rafraîch, les rangs et les colonnes sont tous adressés séparé-
ment. Cet artcle vous permet de détermner le tmng de la transton de RAS (row
address strobe) à CAS (column address strobe). Le mons fonctonne l’horloge, le
plus vte est la performance de DRAM.
tRP
Lorsque le DRAM Tmng Mode est ms en [Manual], ce domane est ajustable. Cet
artcle contrôle le numéro de cycles pour que le Row Address Strobe (RAS) sot
permt à précharger. S’l n’y a pas assez de temps pour que le RAS accumule son
charge avant le refraîchssement de to DRAM, le refraîchssement peut être ncom-
plet et le DRAM peut échouer à retrer les données. Cet artcle applque seulement
quand le DRAM synchrone est nstallé dans le système.
tRAS
Lorsque le DRAM Tmng Mode est ms en [Manual], ce domane est ajustable.
L’artcle détermne le temps que le RAS prend pour lre ou écrre une cellule de
mémore.
tRTP
Lorsque le DRAM Tmng Mode est ms en [Manual], ce domane est ajustable. Ce
réglage contrôle l'nterval de temps entre un ordre de lecture et de précharge.
tRC
Lorsque le DRAM Tmng Mode est ms en [Manual], ce domane est ajustable. Le
temps de cycle de rang détermne le nombre mnumum de cycles d'horloge qu'un
rang de mémore prend pour compléter un cycle complet, de l'actvaton du rang
jusqu'au précharge du rang actve.
tWR
Lorsque le DRAM Tmng Mode est ms en [Manual], ce domane est ajustable.
Il spéc󰘰e la quantté de retard (en cycles d'horloge) qu dot se passer après
l'achèvement d'une opératon valde d'écrture, avant qu'une actve banque pusse
être chargée. Ce retard est revendqué pour garantr que les données dans le
tempon d'écrture pussent être écrtes aux cellules de mémore avant l'apparton
du précharge.
tRRD
Lorsque le DRAM Tmng Mode est ms en [Manual], ce domane est ajustable. Il
spéc󰘰e le retard actve-à-actve des banques d󰘯érentes.
tWTR
Lorsque le DRAM Tmng Mode est ms en [Manual], ce domane est ajustable. Cet
artcle contrôle le Wrte Data In au tmng de mémore Read Command Delay. Cela

Содержание

Скачать